超导量子比特：约瑟夫森结与硬件实现

引言

超导量子比特是目前工程化程度最高的量子计算路线：IBM、Google、Rigetti 的主力机型都建立在超导电路之上。它的核心构件只有一个——约瑟夫森结（Josephson Junction），一个由两片超导体夹一层极薄绝缘层构成的三明治结构。正是这个元件提供了量子比特所需的非线性，让电路能级间隔不均匀，从而可以单独寻址最低两个能级而不串到更高能级。

本文回答三个问题：约瑟夫森结为什么能当量子比特用；主流比特类型（charge、phase、transmon、fluxonium）各自在权衡什么；以及一台真实的超导量子计算机从稀释制冷机到微波控制链路的完整工程栈长什么样。量子比特与门的抽象层面基础可参考 /quantum-qubit-gates-basics/。

1. 为什么是超导电路

1.1 宏观量子相干

超导态下电子配对形成库珀对（Cooper Pair），宏观数量的库珀对共享同一个波函数相位。这意味着可以把「量子比特」做成一个宏观电路：用电容、电感、结组成的 LC 谐振子，其集体自由度就是量子化的。

相比单原子、单光子，宏观电路的优点很实际：

1.2 为什么必须非线性

一个纯 LC 谐振子的能级是等间距的：E_n = ħω(n + 1/2)。等间距意味着一个频率的微波脉冲会同时驱动 |0⟩→|1⟩ 和 |1⟩→|2⟩，无法只操作两个能级。约瑟夫森结提供非线性电感，把能级间距拉开：

等间距谐振子：  0 ─── 1 ─── 2 ─── 3      (ω01 = ω12，无法单独寻址)
非线性振荡器：  0 ── 1 ──  2 ──   3      (ω12 < ω01，可寻址 |0⟩↔|1⟩)

非谐性（Anharmonicity）定义为 α = ω12 - ω01，典型 transmon 约 -200 ~ -300 MHz。只要驱动脉冲的带宽远小于 |α|，就不会误激发到 |2⟩。

1.3 温度与能隙

超导要求热涨落不足以打断库珀对，即 k_B T << Δ_sc（铝的超导能隙约 Δ_sc ≈ 0.18 meV，对应临界温度 T_c ≈ 1.2 K）。但量子比特还要求基态占据率足够高：ħω >> k_B T。以 ω/2π = 5 GHz 计算，ħω/k_B ≈ 240 mK，因此必须把芯片冷到 10~20 mK，让热激发概率降到 10^-4 以下。

热激发概率 P(1) ≈ exp(-ħω / k_B T)
T = 10 mK,  ω/2π = 5 GHz  →  P ≈ e^(-24) ≈ 4e-11
T = 100 mK, ω/2π = 5 GHz  →  P ≈ e^(-2.4) ≈ 0.09   （不可接受）

这就是为什么稀释制冷机的 mK 级冷板不可替代。制冷机的机械与热学设计直接影响比特性能，与精密仪器的制造工艺有不少共通之处，芯片级的工艺演进可参考 芯片设计流程与 EDA 。

2. 约瑟夫森结：量子比特的心脏

2.1 结构

约瑟夫森结由两个超导体夹一层约 1~2 nm 的绝缘氧化物（如 Al/AlOx/Al）构成。库珀对可以隧穿这层势垒，形成无耗散的超导电流。

2.2 两个约瑟夫森关系

I = I_c sin(φ)          电流-相位关系（I_c 为临界电流）
dφ/dt = 2e V / ħ        电压-相位关系

其中 φ 是结两侧超导波函数的相位差。关键推论是非线性电感：

L_J(φ) = ħ / (2e I_c cos φ)     随相位变化 → 能级非等间距

2.3 有效势能与量子化

把结与电容并联，得到等效哈密顿量：

H = 4E_C (n - n_g)² - E_J cos φ

E_C = e² / (2C)          充电能（电容 C 决定）
E_J = I_c ħ / (2e)       约瑟夫森能（结的强度）
n                         岛上库珀对数目
n_g                       门电荷（由偏置电压决定）

2.4 结的制造

Al/AlOx/Al 结的制备是超导量子芯片的核心工艺：

1. 双角度蒸发（Dolan 桥或 Manhattan 工艺）
2. 先蒸第一层 Al
3. 通入少量 O2 静态氧化数十秒 ~ 数分钟 → 形成 AlOx 势垒
4. 再蒸第二层 Al，形成结
5. 结面积与氧化时间共同决定临界电流 I_c

I_c 对氧化条件极其敏感：氧分压、时间、温度都会影响势垒厚度，进而影响 E_J。制造偏差会让比特频率偏离设计值，这是频率规划必须留裕量的根本原因。也正因如此，量子芯片制造对工艺控制的要求远超普通集成电路，与先进制程的良率管理思路相通。

E_J / E_C 的比值决定了电路落在哪个区间，也直接决定了比特类型：

3. 主流比特类型对比

3.1 电荷比特（Cooper-Pair Box）

最早实现，用岛上库珀对数目编码。问题是对电荷噪声极其敏感——环境中一个杂散电子就能让 n_g 漂移，相干时间只有纳秒级。

3.2 相位比特与通量比特（Flux Qubit）

在相位区工作，用超导环中的环流方向编码。对通量噪声敏感，但通过优化设计可获得不错的相干时间，且能设计出强耦合。

3.3 transmon：当前主流

transmon（Transmission-line shunted plasma oscillation qubit）通过加大并联电容把 E_J/E_C 提到 50~100：

好处：
1. 对电荷噪声的敏感度按 exp(-√(8E_J/E_C)) 指数衰减
2. 非谐性 α ≈ -E_C 仍有 200~300 MHz，足以区分能级
3. 电容加大也降低了对制造偏差的敏感性
代价：
4. 耦合强度降低，需要更大的谐振腔或耦合器设计

transmon 的相干时间从早期的微秒级提升到今天的 T1 ~ 300 μs、T2 ~ 200 μs（最优秀的器件可达毫秒量级）。

3.4 fluxonium：低噪声新星

fluxonium 由一个大电感（由超导结阵列实现）与一个小电容、一个约瑟夫森结并联构成。它同时具有大非谐性和对电荷噪声的鲁棒性，近年在 T1、T2 上屡创新纪录（T1 达到毫秒级），缺点是工作点对磁通偏置敏感、门操作速度略慢。

3.5 对比总表

3.6 新兴变体

• gatemon：用半导体纳米线（InAs、InSb）的弱连接替代氧化势垒结，E_J 可用栅压电学调谐，避免了磁通偏置带来的噪声，但材料工艺复杂。
• 0-π qubit：通过受保护的设计降低对电荷与通量噪声的敏感度，理论上有更长的相干时间，代价是读取与门操作更复杂。
• cat qubit：用谐振腔中的薛定谔猫态编码，把比特翻转错误指数级抑制，代价是相位翻转错误率上升，适合与偏置噪声型纠错码配合。

这些变体都在回答同一个问题：如何在保持可控性的同时，把相干时间再往上推一个数量级。

4. 读取与耦合架构

4.1 色散读取（Dispersive Readout）

如何在不破坏量子态的前提下读出 |0⟩ 还是 |1⟩？答案是让比特与一个读取谐振腔耦合，利用色散频移：

H_dispersive = (χ/2) a†a σ_z

χ ≈ g² / Δ        g 为耦合强度，Δ 为失谐

比特处于 |0⟩ 与 |1⟩ 时，腔的谐振频率相差 2χ。向腔发送探测微波，测量透射信号的相位即可判断比特状态。整个过程是**量子非破坏（QND）**的：重复测量得到相同结果。

# 用 QuTiP 模拟色散频移（简化）
import qutip as qt
import numpy as np

N, wc, wq, g = 5, 5.0, 4.7, 0.05
a = qt.tensor(qt.destroy(N), qt.qeye(2))
sm = qt.tensor(qt.qeye(N), qt.destroy(2))
H = wc * a.dag() * a + (wq / 2) * qt.tensor(qt.qeye(N), qt.sigmaz()) \
    + g * (a.dag() + a) * (sm.dag() + sm)
evals, evecs = H.eigenstates()
# 基态与一阶激发态的腔频差即为 2χ
print("spectrum sample:", evals[:4])

4.2 耦合器与串扰

多比特系统需要可调耦合。**可调耦合器（Tunable Coupler）**是一个独立的超导环路，通过调节其磁通改变两个比特间的有效耦合强度：

• 门操作时打开耦合（XX 门、iSWAP）；
• 空闲时关闭耦合，抑制残余 ZZ 串扰（一个比特的状态影响另一个比特的频率）。

ZZ 串扰是规模化最头疼的问题之一：它会累积相位误差，直接拉低两比特门保真度。

5. 稀释制冷机与微波控制链路

5.1 温度分级

超导比特工作在 10~20 mK，因为必须让 k_B T << ħω，否则热激发会破坏基态。稀释制冷机（Dilution Refrigerator）利用 He³/He⁴ 混合物的相分离提供制冷：

室温        300 K      机架、控制电子学
50 K 级     50 K       衰减器、放大器
4 K 级      4 K        微波衰减、滤波器
Still       0.8 K      同轴电缆热锚
Cold Plate  100 mK     衰减器、环行器
MXC         10 mK      量子芯片、样品盒

5.2 信号链路

每一路比特控制都需要从室温到 mK 的完整链路：

控制下行（室温 → 芯片）：
AWG 任意波形发生器 → 混频器上变频 → 多级衰减器（降低热噪声）
→ 低通滤波 → 芯片

读取上行（芯片 → 室温）：
芯片 → 环行器（隔离反向噪声）→ 量子极限放大器（JPA/TWPA）
→ 高电子迁移率放大器 → 混频下变频 → 数字化

**环行器（Circulator）**是关键：它保证放大器噪声不会反灌回芯片，否则比特会被自己读出链路的噪声加热。

读取链路的噪声温度必须逼近量子极限 ħω/2k_B（5 GHz 下约 120 mK）。普通 HEMT 放大器噪声温度约 2~5 K，会淹没单光子信号，因此必须使用量子极限放大器：

• JPA（Josephson Parametric Amplifier）：利用约瑟夫森结阵列的参数放大，噪声接近量子极限，但增益带宽窄。
• TWPA（Traveling-Wave Parametric Amplifier）：行波结构，宽带高增益，是当前多比特读取的首选。
• 行波参量放大需要精确的相位匹配与磁通偏置，调试复杂度高。

控制电子学的时序精度同样关键：门操作在纳秒尺度，任意波形发生器（AWG）的采样率通常在 1~2 GS/s，多通道间需要皮秒级同步，否则两比特门的相位会失配。这类高速数字控制硬件的实现，与 FPGA 上的时序设计思路高度一致，可参考 FPGA 加速器设计 。

5.3 控制电子学的工程约束

• 通道数：每比特需要 2~3 路微波控制 + 1 路读取，千比特级需要上万路，线缆与制冷机空间成为硬瓶颈。
• 延迟与同步：门操作纳秒级，要求所有通道皮秒级同步。
• 复用：频分复用（每个比特分配不同频率）可减少线缆数，是规模化的关键手段。

# 典型实验配置片段（示意）
qubits:
  - id: q0
    drive_freq: 5.123e9        # 驱动频率 Hz
    readout_freq: 6.842e9      # 读取腔频率 Hz
    anharmonicity: -2.45e8     # 非谐性 Hz
    t1_us: 280
    t2_us: 190
couplers:
  - id: c01
    flux_bias: 0.31            # 归一化磁通偏置

6. 退相干与噪声来源

T1（能量弛豫）与 T2（相位退相干）是超导比特的生命线。主要损耗通道：

6.1 宇宙射线与准粒子

近年一个反直觉的发现：宇宙射线击中芯片衬底会产生大量准粒子，导致 T1 突然掉一个数量级，且成簇发生。缓解方案包括加厚铜屏蔽层、使用同位素纯化的硅衬底、以及把芯片做薄以减小作用体积。

6.2 TLS 缺陷

非晶态氧化物的**两能级系统（Two-Level System, TLS）**是介质损耗的主因。它们与比特耦合时会形成「频率碰撞」，造成特定频率下 T1 骤降。工艺上通过改进刻蚀、退火与封装来减少 TLS 密度。

7. 规模化路线

7.1 从二维到三维集成

单层平面布线的连线密度已接近极限。规模化方案：

• 倒装焊（Flip-Chip / Bump Bonding）：把控制布线层与量子芯片层分开堆叠，互连密度提升一个数量级。
• 硅通孔（TSV）：垂直穿硅互连，缩短布线、降低串扰。
• 三维腔体架构：比特置于三维腔中，牺牲集成密度换取更长的相干时间。

7.2 频率规划与串扰管理

上千比特无法给每个比特分配互不干扰的频率。工程上需要在频率复用、串扰抑制、读取保真度之间做全局优化，本质上是一个带约束的图着色问题。

目标函数（简化）：
minimize  Σ_i (1 - F_readout_i) + λ Σ_<ij> ZZ_ij
约束：    |f_i - f_j| > Δ_min   （相邻比特频率间隔下限）
          f_i ∈ [f_min, f_max]  （可用频率窗口）

7.3 与纠错协同设计

规模化离不开纠错，而纠错对硬件提出了额外的结构要求：表面码需要二维网格布局、最近邻耦合、以及高保真的两比特门。因此硬件设计从一开始就要与纠错码的结构协同考虑。纠错的完整原理见 /quantum-error-correction/。

7.4 云端访问与实验闭环

绝大多数研究者并不自建制冷机，而是通过云平台提交电路并排队执行。典型闭环：

from qiskit_ibm_runtime import QiskitRuntimeService, SamplerV2
from qiskit import QuantumCircuit, transpile

service = QiskitRuntimeService(channel="ibm_quantum")
backend = service.least_busy(operational=True, simulator=False)

qc = QuantumCircuit(2)
qc.h(0)
qc.cx(0, 1)
qc.measure_all()

isa = transpile(qc, backend=backend, optimization_level=3)
sampler = SamplerV2(mode=backend)
result = sampler.run([isa], shots=4096).result()
print(result[0].data.meas.get_counts())

硬件参数（耦合图、门集、校准数据）由平台定期更新，转译器据此做布局与路由。校准数据中的 T1、T2、门保真度与读取误差，直接决定转译器的优化目标；同一个电路在不同时间提交，得到的物理比特映射可能完全不同。

8. 实践建议

• 先测 T1/T2 再谈门保真度：相干时间是上限，门快于退相干才有意义。
• 优先降低介质损耗：表面处理与封装工艺的收益往往大于重新设计比特。
• 频率规划要留裕量：制造偏差会使实际频率偏离设计值，窗口要够宽。
• 警惕准粒子事件：长期运行中 T1 的突发下降多半来自辐射事件，需要监控与容错调度。
• 把校准当作持续过程：硬件参数每天都在漂移，离线一次性校准没有意义。

8.1 常见故障排查

小结

超导量子比特的整个技术栈建立在一个元件之上：约瑟夫森结的非线性电感。围绕它，transmon 用大电容换取电荷噪声的指数抑制，fluxonium 用大电感换取毫秒级相干，可调耦合器与谐振腔色散读取解决了耦合与测量问题，稀释制冷机与微波链路提供了运行环境。剩下的挑战集中在工艺层面的介质损耗与规模化层面的布线密度——这正是当前超导路线的主攻方向。